第一次进暗室就翻车——这是我在一个工控项目预扫阶段印象最深的一次经历。板子是一块带48V转5V Buck降压电源的主控板功能逻辑全都调通了自测也没发现异常结果在第三方实验室的3m法电波暗室里辐射发射测试曲线刚扫过80MHz我就知道今天不好收场。整个频段像被什么东西顶起来一样准峰值一路贴着限值线走到了237MHz附近干脆冲出一个明显的窄带尖峰读数直接高出Class B限值5dB以上。那次整改前后折腾了快两周最后把问题拆成了三块Buck开关节点的高频振铃、主控12.5MHz时钟的谐波辐射、还有一根输出排线当成了共模天线。这三件事单独看都不复杂但它们叠在一起就是一份非常典型又非常磨人的EMI辐射发射超标案例。这篇文章我尽量按当时的排查链路来写包括用什么仪器、怎么看频谱、怎么改滤波电路和PCB布局把这些经验完整地留在案头下次谁再遇到类似问题可以少走几趟弯路。1. 第一次进暗室就翻车实测超标数据是怎么记录下来的1.1 测试环境和限值标准先交代一下测试条件因为很多新手工程师容易忽略这个前提。RE测试用的是3m法电波暗室也就是天线距离受试设备3米转台带着设备匀速旋转天线在1m到4m高度之间升降扫描同时分别用水平和垂直两种极化方式测一遍。接收机设置的检波方式是准峰值检波QP带宽120kHz扫描范围30MHz到1GHz这是CISPR 32 / GB 9254这类信息技术设备标准的经典配置。限值方面我们产品按Class B来考核也就是家用环境等级比工业级的Class A严了不少。具体数值是30MHz到230MHz频段准峰值限值40dBμV/m230MHz到1GHz频段准峰值限值47dBμV/m。很多人对dBμV/m这个单位没概念可以理解为以1μV/m为0dB测试天线感应到的场强换算成对数坐标。实测如果比限值低6dB以上叫有余量低于6dB已经算危险区间一旦量产批次有离散性就会翻车。那天的情况属于直接翻了个彻底。水平极化扫第一遍的时候屏幕上大概在85MHz到105MHz频段出现了一个鼓包准峰值接近41dBμV/m贴着40dB的限值线上下抖动。当时我还安慰自己可能是转台角度问题结果第二遍垂直极化扫到237MHz附近一个尖峰直接顶到52dBμV/m整整超了限值5dB。测试员把报告调出来的时候我脑子里已经在算这次项目延期要烧掉多少预算了。1.2 三处超标点的分布特征为了后面排查方便我当时把预扫的曲线图导出来仔细标了一遍整个频谱其实可以分三个区域看频段形态实测准峰值限值超标量85~105MHz宽带包络41.2~42.6dBμV/m40dBμV/m约2dB237.2MHz窄带尖峰52.1dBμV/m47dBμV/m5.1dB520~560MHz低幅梳状谱35dBμV/m 左右47dBμV/m未超标但危险那张图上最有价值的信息其实是这三个区域的形态差异85MHz那一片不是一条细线而是一个有一定宽度的包络说明它不是某个时钟基波的简单整数倍更可能是阻尼振荡产生的宽带噪声。237.2MHz那个尖峰则非常细窄带特征明显像是某个数字时钟的谐波。520MHz附近的梳状谱间隔规律某种程度上是主控时钟高频谐波的延伸只是幅度还不够越过限值。这三个特征指向的噪声机理完全不同排查路径也应该分开。如果上来就随便加电容、套磁环很可能按下葫芦浮起瓢。所以拿到超标曲线第一个动作不是拆机改板而是把频谱形态读明白——这是我在这次案例里学到的第一课。2. 窄带尖峰和宽带底噪从频谱特征倒推污染源2.1 237MHz尖峰的数字钟谐波画像我们先从最显眼的237.2MHz尖峰下手。窄带尖峰通常意味着某个周期性信号的谐波源头不外乎三类主控芯片的时钟、通信接口的时钟、开关电源的开关频率谐波。我们这块板子的Buck开关频率是500kHz它的谐波会以500kHz为间隔铺开如果我要在237MHz附近看到一根窄尖峰那得是第474次谐波幅度衰减早就撑不起5dB的超标量。所以开关电源基波谐波直接排除矛头指向数字时钟。主控用的是12.5MHz晶振12.5MHz乘以19正好是237.5MHz和实测的237.2MHz偏差0.3MHz考虑到晶振本身有几十ppm的偏差这个对应关系基本坐实。我在实验室里验证了一下用频谱仪配合近场探头在晶振引脚附近能听到一根明显的237MHz成分而把主控的时钟输出引脚屏蔽住之后暗室复测那个尖峰往下掉了十几个dB。这一进一出来源就锁定了。有意思的是时钟基波才12.5MHz真正惹事的却是19次谐波。原因是高频谐波的波长更短更容易被PCB上的走线、排线甚至是一个过长的引脚当天线辐射出去。有人可能会问为什么不干脆降时钟频率其实12.5MHz已经是主控外设工作的必要频率降频会影响通信时序。正确思路不是让时钟不工作而是不让它的高次谐波能量有机会辐射出来。2.2 85MHz宽带底噪与Buck振铃的关联再看85到105MHz这个宽带包络它比窄带尖峰难定位得多。我当时的排查思路是宽带包络通常是某个阻尼振荡在起振而不是严格的谐波系列。Buck电路里最常见的阻尼振荡来自哪开关节点SW在MOSFET关断瞬间寄生电感和MOSFET输出电容、二极管结电容会构成一个LC回路产生高频振铃。振铃频率大致可以用这个式子估算F_ring 1 / (2π × √(L_para × C_oss))这里L_para是开关回路的寄生电感。以我们板子为例输入走线加上MOSFET封装引脚寄生电感粗测下来大概在25到35nHMOSFET的输出电容C_oss大约100到130pF。把数值代进去估算出的振铃频率就在80到100MHz附近和实测的85MHz到105MHz包络对得上。这个振铃能量主要是差模形式存在于电源输入环路内但一旦环路面积大或者输入线缆过长差模就会转化成共模辐射能力立刻变强。验证方式也很直接我用近场探头H场探头去靠近Buck输入电容和MOSFET频谱仪上能看到同一个鼓包信号强度比别处高得多。然后用手按住SW节点附近的对地铜箔鼓包幅度明显下降。这说明噪声源就在高di/dt回路周围和理论估算吻合。宽带问题定位到这里剩下就是看回路面积和滤波电路怎么处理。3. 近场探针把问题定位到了PCB的几块具体区域3.1 高di/dt环路面积过大的直观验证在原理上没有争议Buck电路开通瞬间输入电容给MOSFET充电电流路径是输入电容正极、MOSFET、电感/续流二极管再回到输入电容负极。这一圈回路里的di/dt极高而且电流是脉冲式的按照法拉第电磁感应定律这个脉冲电流环路就是一个等效的磁偶极子天线辐射场强大小直接和环路面积、电流变化率成正比。我当时用的方法是在暗室外先用近场探头扫板。把探头贴近Buck电路附近频谱仪上测得85MHz包络最强的地方集中在输入电容到MOSFET到续流二极管形成的三角形区域。然后拿起游标卡尺量了一下这个三角形回路的面积大概相当于一个边长2cm左右的正方形对500kHz的Buck来说这个热回路面积确实偏大了。更直观的验证是做了一次“纸上实验”我把PCB原图上这个高di/dt环路勾出来发现输入电容正极接到MOSFET漏极的走线绕了很长一段多打了两个过孔而续流二极管回流的走线又走了地层另一面结果就是整个环路被拉得很长。对于几百兆赫兹的振铃电流这段多出来的走线带来的寄生电感可能就是十几nH振铃频率往下掉、幅度往上升辐射也更强。3.2 去耦电容“焊上了”不等于“废掉了环路”排查过程中我还发现一个很典型的问题输入去耦电容的位置和连接方式不对。原理图上明明画了10μF电解电容和0.1μF高频瓷片电容并联放在电源输入端似乎没什么问题但看PCB实际走线这两个电容到MOSFET的电源引脚之间有将近15mm的走线距离中间还跨了一个过孔。这里涉及一个高频去耦的基本概念去耦电容要起作用必须让高频电流的返回路径短。一个0.1μF的瓷片电容在85MHz附近阻抗可以低到几十毫欧级别但如果串上10nH的寄生电感阻抗就变成大概5Ω左右完全失去高频短路的效果。换句话说电容焊上了但它所在的回路被拉长高频振铃电流不会走它而是走距离最近的裸铜路径照样从输入端辐射出去。实际改板的时候我把0.1μF电容挪到了MOSFET和续流二极管之间紧贴焊盘走线控制在3mm以内还专门用了较宽的铜皮而不是细走线。就这么一个改动近场探头测到的85MHz包络幅度直接掉了8dB以上。3.3 输出排线和金属外壳缝隙的共模天线效应宽带振铃解决了大半但237MHz的窄带尖峰还有一部分没压下去。继续扫板的时候发现主控时钟走线辐射的路径并不是直接从晶振那里出来而是经过一根连接主控板和负载板的排线把能量带了出去。排线长度大约是20cm在237MHz这个频点λ/4大约31cm20cm长的排线虽然不算标准共振长度但配合外壳接缝处的缝隙已经足够当天线把能量辐射出来了。验证共模通路的方法是电流钳。我在排线束上夹一个高频电流钳频谱仪上看到237MHz的电流成分和暗室辐射尖峰高度相关拔掉排线暗室里这个尖峰立刻消失。这就说明排线上存在很大的共模电流而共模电流的来源有两部分一是时钟走线离排线插座太近耦合过去的二是金属外壳在这里有一个接缝缝隙两侧的金属没有良好搭接形成了一条等效缝隙天线。这一块处理起来比较杂排线换成了带屏蔽层的软排线屏蔽层单端接地外壳接缝处贴了导电泡棉时钟走线在PCB上包地并在源端串联22Ω电阻降低边沿速率减少高频分量。这些措施叠加之后237MHz尖峰才真正被压住。4. 整改动作滤波电路参数计算和PCB布局修复4.1 输入端口π型滤波共模电感与X/Y电容的取值逻辑高频回路和天线路径都理清楚之后工程整改就分两条线走一条是滤波电路改设计另一条是PCB布局重排。先说滤波电路。前面提到85MHz振铃和237MHz时钟谐波有一部分能量会顺着电源输入线往回走形成传导发射再通过输入线缆辐射出去。所以必须在电源输入端口做一道防线。我们最终在电源入口处加了一级π型滤波结构是X电容放在最前面中间是共模电感后面再放一个X电容同时两个Y电容跨接在正负极和地之间。这里几个参数不是拍脑袋定的X电容选0.47μF的X2安规电容主要承担差模滤波吸收电源线上高频差模电流Y电容选2.2nF接在电源线和外壳地之间为共模电流提供低阻抗回流路径。Y电容容量不能随便加大因为对220V交流供电的设备来说Y电容容量决定了漏电流大小安规标准对漏电流有限制2.2nF算是一个兼顾安全和滤波效率的常用值共模电感选了620μH额定电流满足负载需求。它的核心作用是在共模通路里串入一个高阻抗阻止共模电流从设备内部跑到输入线缆上去。对于85MHz和237MHz这两个频点这个电感自身的寄生电容很小共模阻抗还保持在高位所以效果明显。调试的时候要注意共模电感和X电容会组成一个差模谐振回路谐振频率落在几十kHz到几百kHz级别这里不会影响我们的超标频点。但如果后面遇到低频段超标就不能粗暴增大电感或电容要先算一下谐振峰的位置再决定参数。4.2 开关节点振铃抑制RC吸收电路的选型滤波电路挡住了电源线上的传导问题但Buck开关节点的振铃还需要就地处理不然它会在板内反复反射从各个缝隙、接口往外漏。我在SW节点到功率地之间加了一组RC串联吸收电路这也是业界最常用、成本最低的振铃抑制手段。吸收电路的设计要点在R和C的配合。R太大会影响吸收效果太小又增加损耗C也不能太大否则每个开关周期都要充放电发热严重。经验公式是C取Coss的2到3倍R约等于振铃频率下寄生阻抗的实部。我们板子的Coss大约120pF所以我选了470pF的C配10Ω的R。RC的时间常数大约是4.7ns远小于开关周期2μs对效率和发热影响很小。实测下来加了这个RC吸收电路后近场探头在SW节点附近测到的85MHz振铃幅度下降了6dB左右暗室里整个85到105MHz频段又低了一截。如果振铃很顽固还可以在SW走线上串一个小磁珠但磁珠会增加高频阻抗要留意满载条件下的损耗和温升。4.3 PCB布局重排热回路面积、时钟走线和接地设计滤波是治标布局才是治本。这次的改板机会我直接把几个关键布局规则固化进了下一代PCB第一个是Buck热回路面积最小化。高di/dt的回路要像一个“紧凑的方块”输入电容正极、MOSFET、续流二极管、输入电容负极四个点围成的面积尽量小。实际布局时我让输入电容的地焊盘直接打在MOSFET源极旁边不需要绕路SW节点走线加宽到2mm以上同时尽量短。环路面积从原先的2cm×2cm级别缩小到1cm×1cm以内振铃辐射能力明显下降。第二个是去耦电容的“最后一毫米”。电源引脚附近的0.1μF电容焊盘到引脚的走线不能长过孔不要打在电容焊盘的正下方而是打在焊盘侧面让回流路径最短。这个细节很容易被忽略但高频电流吃的就是这1mm的寄生电感差。第三个是时钟信号线处理。主控12.5MHz时钟输出走线两侧要包地铜并在源端串阻尼电阻。时钟走线离排线插座和金属外壳开孔至少保持3到5mm距离避免直接耦合。同时所有跨分割的走线必须避开因为分割线会破坏回流平面形成大的电流环路。第四点是接地设计。平时很多板子习惯大面积铺地铜但“铺了地”不等于“接好了地”。我们这次把I/O接口区域的接地、电源输入滤波器的接地、外壳搭接点统一规划让共模电流有一段明确的低阻抗路径流回源头而不是在板内乱窜。总结下来就一句话滤波电路决定你能滤掉多少布局决定你本来就不需要滤多少。5. 复测全部通过后沉淀下来的几条硬件设计纪律5.1 整改前后的数据对比改板回来后重新进了暗室这次结果好看多了。还是同一个3m法暗室、同样的CISPR 32 Class B限值整改后的关键频点测试数据对比如下频点/频段整改前QP值整改后QP值整改后余量85~105MHz41~42.6dBμV/m32~34dBμV/m大于6dB237.2MHz52.1dBμV/m38.5dBμV/m8.5dB520~560MHz35dBμV/m 左右29dBμV/m 左右大于12dB整条曲线最差的地方也有约6dB余量完全满足量产要求。更让我意外的是之前担心加了输入滤波器和RC吸收会影响Buck效率实测满载效率只掉了不到1个百分点温升完全可以接受。这个结果说明很多EMI问题的解决路径其实是在不做大牺牲的前提下找到最合理的能量疏导方式。5.2 写在设计规范里的检查项这次整改的经验最后整理成了一份内部设计检查清单我现在画任何带电源和数字信号的板子前都会过一遍Buck/Boost这类电源芯片先在高di/dt回路上画出电流路径确保环路面积小于一定值对500kHz级别开关电源长宽尽量控制在1cm以内输入去耦电容必须贴近开关管和续流二极管走线短而宽。所有晶振、时钟输出、高速信号接口源端串阻不能省走线包地避免跨分割远离板边、插座和外壳开孔。外部接口线缆的共模电流要有路径可回。输入端口按需加共模电感和X/Y电容注意安规漏电流限制排线优先选屏蔽型屏蔽层妥善接地。金属外壳的接缝处、不同板卡之间的接地搭接不能依赖螺丝“顺带连接”关键位置要加导电泡棉或弹片确保低阻抗连续性。新项目在正式送认证前先花几百块租一段暗室时间做预扫不要等项目快交付了才去碰运气。预扫发现的超标点往往就是上面几条里的某一处改起来很快真到了认证阶段才改成本和排期都是问题。最后说一点个人体会EMI辐射发射超标看起来是测试没通过实际上是能量管理没做好。噪声不可怕可怕的是给噪声留了不合适的通路和天线。那些芯片数据手册里的参考布局以前我总觉得是随便画画的踩过这次坑之后才明白参考布局里每一处空白、每一段走线长短几乎都是前人拿暗室测试换来的教训。做硬件这行数据手册不只是拿来抄原理图的它还埋着不少EMC的伏笔。
