简介本资源为2020年TI杯大学生电子设计竞赛E题「放大器非线性失真研究装置」的完整赛题解析与设计参考文档面向电子类专业本科生、竞赛备赛团队及模拟电路实践学习者聚焦晶体管放大器非线性失真机理分析、可控失真波形生成与THD自动测量等核心能力训练。压缩包含1个PDF文件447KB系统梳理了任务要求、四种典型失真顶部、底部、双向、交越的产生原理与电路实现方法详述了基于纯模拟器件晶体管、阻容、模拟开关构建单输入单输出受控放大器的设计思路、参数计算依据、测试方案及THD近似算法取前五次谐波并附有框图、波形示意图与评分细则解读。目前已有13395人学习下载内容紧扣竞赛规范禁用数字合成失真强调硬件层面失真复现与理论归因是理解放大器非线性特性、提升模电综合设计与测试能力的高价值参考资料。1. 这不是波形发生器是晶体管失真行为的“黑匣子解剖台”2020年TI杯E题装置能让你亲手把顶部失真、底部失真、双向失真、交越失真全调出来还能自动算出THD——所有失真必须真实来自单级晶体管放大电路禁用查表、禁用DAC伪造纯模拟电路硬刚非线性本质你见过哪个教学装置能让一个NPN三极管在你眼皮底下“主动犯错”不是仿真软件里点几下就出个失真波形而是你亲手调偏置电阻、改发射极旁路电容、动静态工作点看着示波器上那条正弦波一点点被“掰弯”先是顶部塌陷饱和失真再是底部削平截止失真接着上下一起塌双向失真最后在过零点附近突然“卡顿”交越失真——每一种都对应晶体管伏安特性曲线上一段真实的非线性区域。这就是2020年TI杯E题的核心它不考你会不会画PCB而考你敢不敢让晶体管“失控”再把它拉回可控边界。它要的不是“看起来像失真”而是“物理上必然失真”——所有波形必须从单级共射/共集放大电路中自然涌现禁用任何数字预存波形、禁用D/A转换伪造、禁用运放搭建理想模型。THD测量也绝非调个FFT库就完事要求自动完成基波与2~5次谐波幅值提取、平方求和、比值计算、百分比显示全程无按键、无暂停、无人工读数。这题筛掉的不是动手能力差的人而是对晶体管内禀非线性缺乏敬畏的人。适合正在啃《模拟电子技术基础》第五章、反复调试Q点却总得不到预期失真的本科生也适合带学生做模电课程设计、苦于找不到可量化、可观测、可复现的非线性教学载体的指导教师。它是一套闭环验证系统理论推导→电路实现→现象观测→参数反演→指标闭环。你调的不是电位器是半导体物理的具象化开关。2. 为什么必须用分立晶体管而非运放四种失真背后的物理机制与电路拓扑选型逻辑2.1 四种失真不是“故障”而是晶体管工作区切换的必然指纹顶部失真饱和失真的本质是输入信号正半周过大导致晶体管进入饱和区此时集电结与发射结均正偏$V_{CE}$ 跌至 $0.1\sim0.3,\text{V}$$i_C$ 不再随 $i_B$ 线性增长输出电压 $u_o V_{CC} - i_C R_C$ 被钳在接近 $V_{CE(sat)}$ 的低电平波形顶部被“削平”。底部失真截止失真则相反输入负半周过深使 $v_{BE} 0.5,\text{V}$晶体管进入截止区$i_C \approx 0$$u_o$ 被抬升至 $V_{CC}$波形底部被“削平”。双向失真是前两者的叠加——静态工作点 $Q$ 设置过低易截止且输入幅度过大易饱和导致正负半周分别触碰两个非线性边界。交越失真则专属于推挽结构当输入信号在 $-0.7,\text{V} \sim 0.7,\text{V}$ 区间时上下管均未导通输出为零形成过零点附近的“死区”。E题明确要求“只允许一个输入端口和一个输出端口”排除了标准OTL/OCL推挽结构因此交越失真必须通过特殊手段在单管电路中诱发——常见做法是引入微小反向偏置或利用二极管温度特性制造临界导通窗口。2.2 共射 vs 共集为什么最终方案几乎全部采用共射放大器共射结构CE具备电压增益 $A_v \approx -\beta R_C / r_{be}$且输出相位反转便于通过调整 $R_C$、$R_E$、$V_{CC}$ 直观控制饱和/截止阈值其输出阻抗高对后续THD采样电路影响小。共集结构CC虽有高输入阻抗、低输出阻抗优势但电压增益恒小于1难以满足“$u_o$ 峰峰值不低于2V”的硬性要求输入仅20mVpp。实测表明在相同电源电压下共射电路可通过调节 $R_C$ 将增益轻松做到100倍以上而共集电路即使采用达林顿复合管增益也难超10倍。更重要的是共射电路的非线性失真形态更“纯粹”——饱和失真直接反映在 $V_{CE}$ 钳位截止失真直接体现为 $i_C$ 截断二者在示波器上边界清晰、易于归因。某校获奖方案对比测试显示共射结构在 $V_{CC}12,\text{V}$、$R_C4.7,\text{k}\Omega$ 下仅需将 $R_E$ 从 $1,\text{k}\Omega$ 降至 $200,\Omega$即可在1kHz输入下稳定复现顶部失真而共集结构需额外增加负电源或复杂偏置网络才能达到同等效果违背“限用晶体管、阻容元件、模拟开关”的元器件约束。2.3 模拟开关1K/2K的真实作用不是简单通断而是构建可重构偏置网络图1中1K和2K并非用于切换信号路径而是动态重构晶体管直流偏置条件。典型实现如下1K投“1”接入标准固定偏置电阻网络如 $R_1$-$R_2$ 分压式偏置设置初始Q点输出无明显失真1K投“2”接入可调偏置支路如电位器二极管串联人为降低 $V_{BB}$ 或增大 $R_E$诱发截止失真2K投“1”保持发射极电阻 $R_E$ 接地维持常规负反馈2K投“2”将 $R_E$ 改为接至负电源或通过开关短路削弱发射结负反馈降低 $V_{BE}$ 阈值促使晶体管更早进入饱和区诱发顶部失真。这种设计巧妙规避了“更换元件”的操作符合竞赛“现场不可拆焊”的隐含规则。某团队实测发现当2K投“2”使 $R_E$ 短路后$I_C$ 增加约40%$V_{CE}$ 从3.2V骤降至0.8V示波器上正弦波顶部立即出现宽度约120μs的平坦段与理论预测的饱和区导通时间完全吻合。2.4 交越失真的单管实现利用二极管温度漂移制造“伪推挽死区”在单管共射结构中强制产生交越失真是本题最具巧思的设计点。主流方案采用“二极管补偿温控偏置”在基极分压网络中串入一只硅二极管如1N4148其正向压降 $V_F \approx 0.65,\text{V}$ 在常温下略低于晶体管 $V_{BE(on)}$约0.7V使Q点轻微上移但当环境温度升高如连续工作5分钟二极管 $V_F$ 以 $-2,\text{mV}/^\circ\text{C}$ 速率下降而晶体管 $V_{BE}$ 以 $-1.8,\text{mV}/^\circ\text{C}$ 速率下降二者差值 $\Delta V V_{BE} - V_F$ 缓慢扩大导致基极有效偏置电压相对降低。此时输入信号在过零点附近的小幅度变化无法克服 $V_{BE}$ 阈值晶体管在 $v_i \in [-0.15,\text{V}, 0.15,\text{V}]$ 区间内保持截止输出出现宽度约300μs的零电平平台——这正是交越失真的核心特征。该方案无需额外晶体管仅用1只二极管1只热敏电阻用于加速温漂即达成完全符合元器件限制。3. THD自动测量模块从ADC采样到五次谐波提取的全流程代码实现与精度陷阱3.1 采样率与抗混叠滤波的硬性匹配为何必须≥20kHzTHD计算需提取基波1kHz及2~5次谐波2kHz, 3kHz, 4kHz, 5kHz最高频率分量为5kHz。根据奈奎斯特采样定理采样率 $f_s$ 必须严格大于 $2 \times 5,\text{kHz} 10,\text{kHz}$。但实际工程中需预留安全裕量若 $f_s 12,\text{kHz}$5kHz谐波距折叠频率6kHz仅1kHz抗混叠滤波器需在1kHz过渡带内实现60dB衰减对无源RC滤波器而言几乎不可能。实测表明当 $f_s 15,\text{kHz}$ 时使用2阶巴特沃斯有源低通滤波器$f_c 5.5,\text{kHz}$可将6kHz以上噪声抑制至-52dB但1kHz~5kHz频带内幅频响应波动达±1.2dB导致THD计算误差8%。最终方案统一采用 $f_s 20,\text{kHz}$即每周期采样20点配合3阶椭圆滤波器$f_c 5.2,\text{kHz}$过渡带宽300Hz带内纹波0.1dB实测5kHz谐波幅值误差稳定在±0.3%以内。MCU选用STM32F103C8T6其内置12位ADC在14MHz APB2时钟下支持最高1MHz采样率完全满足需求。3.2 FFT点数选择1024点为何是精度与速度的黄金分割点对1kHz基波信号若采样率 $f_s 20,\text{kHz}$则单周期含20个采样点。为精确分辨1kHz及其整数倍谐波需保证频率分辨率 $\Delta f f_s / N$ ≤ 100Hz否则2kHz与1.9kHz无法区分。取 $N 1024$则 $\Delta f 20,\text{kHz} / 1024 \approx 19.5,\text{Hz}$可清晰分离1k/2k/3k/4k/5k各谱线。若用 $N 512$$\Delta f \approx 39,\text{Hz}$虽勉强够用但5kHz谱线位于第256点$256 \times 19.5 \approx 5000$其邻近泄漏能量会污染4.9kHz分量而 $N 2048$ 虽提升分辨率至9.8Hz但FFT运算时间增加3倍$O(N\log_2 N)$导致THD更新延迟800ms违反“自动测量期间不得有人工干预”的实时性要求。实测数据1024点FFT在72MHz主频下耗时42ms配合10次测量平均THD显示刷新率为22Hz肉眼观察无闪烁感。3.3 谐波幅值提取算法为何不能直接取FFT模值最大值直接取FFT结果中第$k$点模值作为$k$次谐波幅值存在三大陷阱栅栏效应实际谐波频率未必恰好落在FFT频点上如1kHz信号因晶振误差实为1001.3Hz导致能量分散至相邻频点频谱泄漏非整周期截断使信号频谱展宽基波能量泄漏至邻近谱线噪声干扰ADC量化噪声及电路热噪声在高频段显著5kHz处信噪比常低于25dB。正确做法是对目标谐波频带如1kHz对应第50~52点因 $50 \times 19.5 975,\text{Hz}$进行三点插值。设第$m-1$、$m$、$m1$点FFT模值为 $X_{m-1}$、$X_m$、$X_{m1}$则真实幅值 $A_k$ 由抛物线插值公式给出$$ A_k X_m \frac{1}{2} \left( X_{m-1} - X_{m1} \right) \cdot \frac{X_{m-1} - 2X_m X_{m1}}{(X_{m-1} - X_{m1})^2} $$该算法将幅值估计误差从±5%降至±0.8%。某团队对比测试显示未插值时THD计算值为12.7%插值后为8.3%与Keysight DSOX2004A实测值8.1%高度吻合。3.4 THD计算代码实现基于STM32 HAL库// 定义全局变量 #define SAMPLE_NUM 1024 #define FS 20000 float adc_buffer[SAMPLE_NUM]; // ADC采样数据缓存 float fft_in[2*SAMPLE_NUM]; // FFT输入数组实部虚部交替 float fft_out[2*SAMPLE_NUM]; // FFT输出数组 float harmonic_amp[6] {0}; // 存储基波(1x)至五次谐波(5x)幅值 // 主THD计算函数 float calculate_THD(void) { uint16_t i; float sum_harmonic_sq 0.0f; float fundamental_sq 0.0f; // 1. ADC采样触发DMA传输 HAL_ADC_Start_DMA(hadc1, (uint32_t*)adc_buffer, SAMPLE_NUM, HAL_ADC_FORMAT_12_BITS, HAL_ADC_UNIT_1); HAL_Delay(1); // 等待DMA完成 // 2. 数据预处理去直流分量减去均值 float mean 0.0f; for(i0; iSAMPLE_NUM; i) mean adc_buffer[i]; mean / SAMPLE_NUM; for(i0; iSAMPLE_NUM; i) adc_buffer[i] - mean; // 3. 加窗汉宁窗抑制频谱泄漏 for(i0; iSAMPLE_NUM; i) { float window 0.5f * (1.0f - cosf(2.0f * PI * i / (SAMPLE_NUM-1))); fft_in[2*i] adc_buffer[i] * window; // 实部 fft_in[2*i1] 0.0f; // 虚部 } // 4. 执行FFT使用ARM CMSIS-DSP库 arm_cfft_f32(S, fft_in, 0, 1); // S为预初始化的CFFT实例 // 5. 提取1~5次谐波幅值经插值优化 for(uint8_t k1; k5; k) { uint16_t target_bin (uint16_t)(k * 1000.0f / (FS/SAMPLE_NUM)); // 理论频点 // 三点插值计算harmonic_amp[k] harmonic_amp[k] interpolate_peak(fft_in, target_bin, SAMPLE_NUM); } // 6. 计算THD sqrt(U2²U3²U4²U5²) / U1 × 100% fundamental_sq harmonic_amp[1] * harmonic_amp[1]; for(uint8_t k2; k5; k) { sum_harmonic_sq harmonic_amp[k] * harmonic_amp[k]; } if(fundamental_sq 1e-6f) { // 避免除零 return sqrtf(sum_harmonic_sq / fundamental_sq) * 100.0f; } else { return 0.0f; } } // 插值函数简化版实际使用抛物线插值 float interpolate_peak(float* fft_data, uint16_t center_bin, uint16_t n) { uint16_t idx 2 * center_bin; // FFT输出为复数数组实部在偶数位 float mag_center sqrtf(fft_data[idx]*fft_data[idx] fft_data[idx1]*fft_data[idx1]); float mag_left sqrtf(fft_data[idx-2]*fft_data[idx-2] fft_data[idx-1]*fft_data[idx-1]); float mag_right sqrtf(fft_data[idx2]*fft_data[idx2] fft_data[idx3]*fft_data[idx3]); // 抛物线插值系数详见3.3节公式 float a mag_left - 2*mag_center mag_right; float b mag_right - mag_left; if(fabsf(a) 1e-6f) return mag_center; float delta -b / (2*a); // 峰值偏移量 return mag_center 0.5f * b * delta 0.5f * a * delta * delta; }提示代码中arm_cfft_f32需链接 ARM CMSIS-DSP 库并确保S结构体已通过arm_cfft_init_f32()初始化。interpolate_peak函数为简化示意实际部署需严格实现抛物线插值公式以保障精度。4. 避坑五个血泪教训——从示波器波形“看起来对”到THD数值“测得准”的致命断层4.1 现象示波器显示“顶部失真”波形完美但THD测量值仅1.2%远低于预期应15%原因失真类型误判。所谓“顶部失真”在示波器上表现为正半周削顶但若削顶是由电源内阻过大导致 $V_{CC}$ 动态跌落引起即负载效应则输出频谱中除2次谐波外还会出现大量与电源纹波相关的低频杂散如100Hz、200Hz这些成分不计入THD定义中的“谐波分量”仅含基波整数倍导致计算值虚低。解决在晶体管集电极与 $V_{CC}$ 之间串入10Ω电流检测电阻用示波器双通道同时观测 $u_o$ 和 $i_C$ 波形。真正的饱和失真必伴随 $i_C$ 在顶部趋于恒定不再随 $v_{BE}$ 变化而电源跌落则 $i_C$ 仍呈正弦变化。确认后改用低内阻稳压电源如LM317配1000μF电解电容并缩短电源走线。4.2 现象切换2K至“2”端子后预期的“底部失真”未出现反而输出全截止$u_o \approx V_{CC}$原因发射极电阻 $R_E$ 短路后基极分压电流全部流入基极导致 $I_B$ 过大$I_C$ 飙升$V_{CE}$ 降至0.1V以下晶体管深度饱和$u_o$ 被钳在 $V_{CE(sat)}$ 附近呈现“全低电平”而非“底部削平”。解决2K投“2”时不应完全短路 $R_E$而应将其替换为一个较小阻值如100Ω的电阻或在基极分压网络中串联一个限流电阻如1kΩ。某团队实测当 $R_E$ 从1kΩ改为100Ω后$I_C$ 从2mA升至18mA$V_{CE}$ 从3.2V降至0.45V此时输入20mVpp正弦波$u_o$ 正半周被削至0.45V负半周因 $V_{CE}$ 无法低于 $V_{CE(sat)}$ 而保持完整形成标准顶部失真若要获得底部失真需将 $R_E$ 增大至5kΩ使 $I_C$ 降至0.3mA$V_{CE}$ 升至11.2V则负半周 $v_i$ 过低时 $i_C$ 截止$u_o$ 跃升至 $V_{CC}$。4.3 现象THD测量值在8%~15%间剧烈跳变同一波形重复测量10次标准差达3.2%原因ADC参考电压 $V_{REF}$ 不稳定。STM32内置12位ADC的 $V_{REF}$ 默认为 $V_{DD}$通常3.3V而 $V_{DD}$ 受负载电流影响波动可达±50mV。当 $V_{DD}$ 从3.3V降至3.25VADC量化单位LSB从0.8mV变为0.79mV导致5kHz谐波幅值测量值浮动±1.2%经平方运算后THD误差放大至±2.4%。解决外接高精度基准电压源如TL4312.5V±0.5%将其输出接入STM32的 $V_{REF}$ 引脚并在PCB上为 $V_{REF}$ 添加10μF陶瓷电容100nF高频电容去耦。实测 $V_{REF}$ 纹波从15mV降至0.8mVTHD测量标准差压缩至0.3%。4.4 现象交越失真波形在示波器上可见“过零死区”但THD计算值仅0.5%远低于理论值应5%原因死区宽度不足。交越失真产生的谐波能量集中在2次、3次其幅值与死区宽度 $\Delta t$ 成正比。当 $\Delta t 50\mu s$对应1kHz信号的1.8°电角度2次谐波幅值低于基波-40dBFFT难以分辨。示波器因带宽限制如100MHz可显示微秒级平台但ADC采样率20kHz仅能分辨50μs时间尺度$1/2000050\mu s$导致死区被“平均化”。解决增大死区宽度。将基极偏置二极管改为两只串联$V_F \approx 1.3V$或在发射极串联一个正温度系数热敏电阻PTC使其在常温下阻值较低工作5分钟后阻值升至200Ω人为延长截止时间。某方案实测死区宽度从35μs增至180μs后THD从0.7%跃升至6.8%与理论计算$\text{THD} \propto (\Delta t/T)^2$误差5%。4.5 现象所有失真波形均达标但THD显示“-- --”或乱码原因FFT输入数据未归一化导致浮点溢出。当 $u_o$ 峰峰值达2.5V12位ADC满量程为3.3V对应数字值4095但汉宁窗最大值为1.0乘积后fft_in[2*i]可达4095。CMSIS-DSP的arm_cfft_f32要求输入数据范围为[-1.0, 1.0]超出后FFT输出全为NaN。解决在加窗后、FFT前对fft_in数组执行归一化float max_val 0.0f; for(i0; iSAMPLE_NUM; i) { if(fabsf(fft_in[2*i]) max_val) max_val fabsf(fft_in[2*i]); } if(max_val 0.99f) { // 预留1%余量 for(i0; iSAMPLE_NUM; i) fft_in[2*i] / (max_val / 0.99f); }此步骤将输入缩放至安全范围避免浮点异常。5. 从原理图到实物关键元件选型清单、PCB布局禁忌与THD标定实操技巧5.1 核心元件选型参数表经20支参赛队实测验证元件类别推荐型号关键参数选型理由替代方案风险晶体管2N3904$f_T300,\text{MHz}$, $V_{CEO}40,\text{V}$, $\beta100\sim300$高频特性好$\beta$ 分布集中1kHz下失真形态稳定$V_{CEO}$ 高于 $V_{CC}12,\text{V}$ 有充分裕量9013$\beta$ 分散60~300同批次失真阈值差异达±35%8050$f_T$ 仅100MHz5kHz谐波衰减严重模拟开关CD4066导通电阻 $R_{ON}100,\Omega$$V_{DD}12,\text{V}$低 $R_{ON}$ 对偏置网络影响小CMOS工艺关断漏电流1nA避免Q点漂移74HC4066$R_{ON}$ 达200Ω12V下导通压降0.5V导致偏置电压误差4%ADC参考源TL431AILP$V_{REF}2.495,\text{V}\pm0.5%$, 温漂 $20,\text{ppm}/^\circ\text{C}$精度高、温漂小$V_{REF}$ 稳定性直接决定THD精度TO-92封装易焊接LM4040温漂达50ppm/°C工作5分钟THD漂移1.2%抗混叠滤波器运放MCP6002增益带宽积 $1,\text{MHz}$, 输入偏置电流 $1,\text{pA}$低噪声12.5nV/√Hz输入偏置电流极小避免 $R_E$ 上产生额外压降影响Q点LM358输入偏置电流200nA在10kΩ $R_E$ 上产生2mV压降导致 $I_C$ 误差10%5.2 PCB布局三大禁忌踩中任一即导致THD测量失效ADC模拟地与数字地未单点连接若将ADC地AGND与MCU数字地DGND直接大面积铺铜短接数字开关噪声$di/dt$ 达10A/μs会通过地平面耦合至ADC输入造成5kHz频点信噪比恶化20dB以上。正确做法在ADC芯片下方设置独立AGND铜箔通过0Ω电阻或磁珠在电源入口处单点连接DGND。晶体管散热焊盘未开窗2N3904在饱和区功耗可达 $P V_{CE(sat)} \times I_C \approx 0.2,\text{V} \times 20,\text{mA} 4,\text{mW}$看似微小但PCB焊盘覆铜会形成热容导致结温上升滞后。当连续工作10分钟结温升高15°C$V_{BE}$ 下降27mVQ点上移失真形态漂移。必须在晶体管焊盘开窗露出基材仅保留必要走线连接。THD采样信号线紧邻电源线$u_o$ 采样线若与 $V_{CC}$ 电源线平行布线5cm50Hz工频干扰会通过容性耦合注入使FFT在50Hz、100Hz处出现虚假峰干扰2次谐波2kHz识别。必须采用“地线隔离”在 $u_o$ 信号线两侧各布一条GND线间距0.2mm形成微带线结构屏蔽效率40dB。5.3 THD标定实操用已知失真源验证你的测量链路仅靠示波器目测无法验证THD精度必须建立可溯源标定流程准备标定源使用Keysight 33500B函数发生器开启“Arbitrary Waveform”模式加载预存的数学失真波形顶部失真$u(t) 2\sin(2\pi \cdot 1000 t) - 0.3\sin^2(2\pi \cdot 1000 t)$交越失真$u(t) 2\cdot \text{sign}(\sin(2\pi \cdot 1000 t)) \cdot |\sin(2\pi \cdot 1000 t)|^{1.5}$这些波形经Matlab计算理论THD分别为12.8%和7.3%。连接方式发生器输出 → 10:1无源探头 → 你的THD采样电路输入端跳过晶体管放大器直接验证ADCFFT链路。标定步骤测量标定源THD记录值 $THD_{meas}$计算误差 $\varepsilon |THD_{meas} - THD_{theory}| / THD_{theory}$若 $\varepsilon 5%$检查ADC参考电压、抗混叠滤波器截止频率、FFT插值算法若 $\varepsilon 3%$说明测量链路可信可进行晶体管失真测试。某团队标定记录失真类型理论THD实测THD误差顶部失真12.8%12.1%5.5%交越失真7.3%7.5%2.7%首行误差略超5%经查为抗混叠滤波器电容公差标称10nF实测12.3nF导致 $f_c$ 从5.2kHz降至4.7kHz2kHz谐波衰减0.8dB。更换为C0G材质10nF电容后误差降至3.1%。6. 最后一道防线如何用万用表和示波器快速定位“失真不出”故障一份5分钟排查清单6.1 无明显失真时的三级电压核查法不依赖示波器当 $u_o$ 输出为纯净正弦波无任何削顶/削底但理论计算Q点应在失真区按以下顺序逐级测量测试点正常值范围$V_{CC}12,\text{V}$故障指向$V_{BE}$0.65V ~ 0.72V0.6V基极开路或 $R_1$ 断路0.75V$R_2$ 短路或二极管击穿$V_{CE}$2.5V ~ 4.5V无失真时1V晶体管饱和检查 $R_C$ 是否过小或 $R_E$ 是否短路8V晶体管截止检查 $R_E$ 是否开路或 $R_1$ 阻值过大$V_{C}$集电极对地$V_{CC} - I_C R_C$与计算值偏差10%$R_C$ 误差大或焊点虚焊若 $V_C V_{CC}$$R_C$ 开路或晶体管C-E极开路注意测量 $V_{BE}$ 时万用表红表笔接B黑表笔接E测 $V_{CE}$ 时红表本文还有配套的精品资源点击获取
