1. 为什么FPGA和DSP的供电总让人头疼搞过FPGA和DSP硬件设计的人都有一个共同体会这两类器件的供电设计往往比选型本身还折磨人。FPGA内部有海量的逻辑单元、时钟树、高速收发器DSP则有高主频的内核、大容量的存储器接口和复杂的电源域划分。它们对电源的需求可以用四个字概括——又稳又快。“稳”指的是输出电压精度要高、纹波要小、噪声要低。FPGA内部的PLL、MMCM、高速SerDes对电源噪声极其敏感电源上哪怕几十毫伏的纹波都可能让眼图闭合、误码率飙升。DSP内核在满负荷运算时电流需求可能在纳秒级发生剧烈跳变如果电源来不及响应核心电压就会瞬间跌落轻则运算出错重则直接复位死机。“快”指的是瞬态响应要快。FPGA在配置加载完成的瞬间、DSP在中断触发进入满速运算的瞬间负载电流的变化速率可以达到每微秒数安培。这种阶跃式的负载跳变对LDO的环路带宽和压摆率提出了非常苛刻的要求。过去很长一段时间这个位置基本被几款进口LDO垄断。但这两年国产替代的需求越来越迫切很多项目在选型阶段就明确要求全国产化BOM。LKP85512QF就是在这个背景下进入我视野的一颗3A超低噪声、快速瞬态响应LDO。这篇文章我就从实际使用的角度把这款器件的核心特性、设计要点、实测表现和踩过的坑完整地聊一遍。2. LKP85512QF核心特性拆解与选型逻辑2.1 关键参数速览与对标分析先看这颗芯片的基本盘。LKP85512QF是一颗3A级别的低压差线性稳压器主打超低噪声和快速瞬态响应。我把它的核心参数整理成了一张表方便你快速判断它适不适合你的项目。参数项典型值说明输入电压范围1.1V ~ 5.5V覆盖大多数FPGA/DSP的中间轨和核心轨输出电流3A最大单颗可支撑中小规模FPGA的核心供电输出噪声4.5μVrms10Hz~100kHz超低噪声适合PLL、ADC、SerDes供电电源抑制比75dB 1kHz对前级DC-DC纹波有良好抑制瞬态响应负载阶跃1A时电压跌落30mV恢复时间10μs压差180mV 3A低圧差减少功耗和热设计压力封装QFN-16 3mm×3mm小体积适合高密度板卡从对标角度看它的定位很明确替代那些在FPGA/DSP供电方案中常见的进口3A LDO。噪声指标是它最突出的优势4.5μVrms这个水平已经可以给高精度模拟电路和高速收发器供电了。2.2 超低噪声是怎么做到的LDO的输出噪声主要来自三个地方基准电压源的噪声、误差放大器的噪声、以及外部反馈电阻的热噪声。LKP85512QF在这三个环节都做了针对性设计。基准源部分它内部采用了一种低噪声的带隙基准结构通过增大基准晶体管的面积和优化偏置电流把1/f噪声的拐角频率压到了很低的位置。误差放大器则采用了高增益、低带宽的设计思路把高频段的噪声增益压下来。外部反馈电阻的热噪声和阻值直接相关阻值越大噪声越大所以这颗芯片推荐使用较低的反馈电阻值配合前馈电容来补偿相位。注意低噪声LDO的噪声指标通常是在特定条件下测得的比如输出电流固定、输入输出压差固定、使用推荐的外部元件。实际噪声会随工作条件变化设计时不要只看标称值。2.3 快速瞬态响应的实现原理瞬态响应速度取决于LDO的环路带宽和输出电容的配合。LKP85512QF的环路带宽做得比较高误差放大器的压摆率也经过优化能够在负载电流突变时快速调整功率管的栅极电压。但光靠芯片本身不够输出电容的选择至关重要。这颗芯片支持陶瓷电容推荐使用低ESR的X5R或X7R材质。输出电容的ESR会影响环路的零点位置ESR太低可能导致相位裕度不足太高则会让瞬态跌落变大。实测下来22μF到47μF的陶瓷电容配合这颗芯片瞬态表现比较均衡。另外前馈电容从输出到反馈引脚的小电容可以引入一个零点提升相位裕度同时加快瞬态响应。典型值是100pF到1nF具体值需要根据实际负载和输出电容调整。3. 面向FPGA和DSP的供电方案设计3.1 FPGA电源域划分与LDO选位一颗典型的FPGA电源域可以分成好几类核心电压VCCINT、辅助电压VCCAUX、IO电压VCCO、收发器电压VCCINT/VCCAUX/VCCPLL等、以及一些模拟供电。不同电源域对噪声和瞬态的要求不一样。核心电压和收发器供电对噪声最敏感优先用LDO。IO电压如果电流不大也可以用LDO如果电流大可以考虑DC-DC加LDO后级滤波的方案。LKP85512QF的3A输出能力适合给中小规模FPGA的核心轨或者收发器轨供电。如果是大芯片可能需要多颗并联或者选择更大电流的型号。DSP这边内核电压通常需要1.0V到1.2V电流可能到几安培。DSP的功耗管理比较复杂有休眠、待机、全速等多种模式负载跳变非常剧烈。LKP85512QF的快速瞬态响应正好对上这个需求。3.2 输入输出电容的选型与布局输入电容的作用是提供瞬态电流和滤除输入纹波。推荐在LDO输入端放置至少10μF的陶瓷电容尽量靠近输入引脚。如果前级是DC-DC输入电容还要承担一部分DC-DC的输出纹波滤除任务可以适当加大到22μF。输出电容的选择前面提过22μF到47μF的陶瓷电容比较合适。这里有个细节陶瓷电容的直流偏压效应会导致实际容值大幅下降。比如一颗标称22μF的X5R电容在1.2V直流偏压下可能只剩12μF到15μF。所以选型时要看电容在目标电压下的实际容值曲线不能只看标称值。布局方面输入电容、输出电容的地回路要尽量短最好和LDO的地引脚在同一个铜皮上。反馈电阻的分压点要从输出电容的末端取样不要从LDO输出引脚直接取否则会引入走线阻抗带来的误差。3.3 热设计与功耗估算LDO的功耗等于输入输出压差乘以输出电流。假设输入1.8V输出1.2V电流2A那么功耗就是(1.8-1.2)×21.2W。QFN-16 3mm×3mm的封装热阻大概在50°C/W左右1.2W的功耗会让结温升高60°C。如果环境温度是50°C结温就到110°C了接近很多芯片的极限。所以设计时一定要算功耗。如果压差大、电流大要么降低输入电压要么加散热铜皮要么换用DC-DC预降压再LDO后级的方案。LKP85512QF的压差只有180mV在低压差应用里功耗控制会好很多。实操心得QFN封装的散热主要靠底部的散热焊盘。PCB设计时散热焊盘下面要打足够多的过孔连接到内层或底层的铜皮。过孔不要只打几个我一般会打9到16个孔径0.3mm间距1mm左右散热效果明显。4. 实测瞬态响应与噪声表现4.1 测试平台搭建为了验证LKP85512QF的实际表现我搭了一个测试平台。输入用一台低噪声线性电源输出接电子负载做动态负载跳变。示波器用高带宽差分探头测输出电压探头的地线要尽量短避免引入额外噪声。噪声测试用频谱分析仪加低噪声前置放大器测量10Hz到100kHz的积分噪声。测试条件输入1.8V输出1.2V输出电容22μF陶瓷电容加10nF前馈电容负载在0.5A到2.5A之间做阶跃跳变跳变速率1A/μs。4.2 瞬态响应实测波形分析实测下来负载从0.5A跳变到2.5A时输出电压跌落大约25mV恢复时间在8μs左右。从2.5A跳变到0.5A时过冲大约30mV恢复时间10μs。这个表现对于3A级别的LDO来说相当不错和进口对标型号基本在同一水平。跌落和过冲的大小与输出电容的ESR和容值直接相关。我把输出电容从22μF增加到47μF跌落减小到18mV左右但恢复时间略微变长。这说明电容大了储能多但环路响应速度会受一点影响。实际选型时要在跌落幅度和恢复时间之间做个权衡。4.3 噪声频谱实测噪声方面10Hz到100kHz的积分噪声实测在5μVrms左右和标称的4.5μVrms很接近。频谱上看低频段1/f噪声控制得不错100Hz以下没有明显的噪声抬升。1kHz到10kHz这一段比较平坦说明误差放大器的噪声贡献很小。10kHz以上有一些开关电源的残留纹波但幅度很低。注意噪声测试对环境很敏感。测试时要把LDO和探头远离开关电源、变压器、无线设备。我用电池供电的线性电源做输入噪声底噪能压到1μVrms以下这样测出来的LDO噪声才准。5. 常见问题与排查技巧实录5.1 输出电压振荡或纹波偏大这是LDO调试中最常见的问题。原因通常有三个输出电容ESR不合适、前馈电容值不对、或者反馈走线太长。排查步骤先用示波器看振荡频率。如果是几百kHz的高频振荡多半是相位裕度不足可以尝试增大输出电容或调整前馈电容。如果是低频波动可能是输入电压不够或者负载变化太快超出了环路响应能力。我遇到过一次输出电容用了钽电容ESR偏高导致环路零点位置不对输出有100mV左右的低频纹波。换成陶瓷电容后问题消失。所以这颗芯片强烈建议用陶瓷电容不要用钽电容或电解电容。5.2 负载跳变时电压跌落过大如果瞬态跌落超过预期先检查输出电容的实际容值。前面说过陶瓷电容有直流偏压效应标称22μF在1.2V下可能只有12μF。可以换用更高容值或者更低偏压系数的电容。另外检查前馈电容是否焊接。前馈电容能显著改善瞬态响应漏焊或者值不对都会让跌落变大。还有一点反馈电阻的走线要尽量短并且远离功率走线否则会引入噪声和寄生参数。5.3 芯片发热严重发热严重说明功耗超标。先算一下实际功耗输入输出压差乘以输出电流。如果超过1W就要考虑散热措施。可以加大散热焊盘的铜皮面积增加过孔数量或者在条件允许时降低输入电压。还有一种可能是芯片自激振荡导致额外功耗。用示波器看输出有没有高频振荡如果有按照5.1的方法排查。5.4 上电时序问题FPGA和DSP通常有严格的上电时序要求。LKP85512QF本身没有使能引脚的控制时序功能需要外部配合。可以用一颗电源时序控制器或者用FPGA的GPIO控制LDO的使能引脚。注意使能引脚的阈值电压和时序精度避免上电过程中出现电压倒灌。实操心得多路LDO供电时建议在每路输出加一个肖特基二极管做隔离防止某一路先上电时电流倒灌到其他路。虽然会增加一点压降但能保护芯片。6. 国产化替代的选型建议与扩展思路6.1 什么场景适合用LKP85512QF这颗芯片最适合的场景是FPGA的核心电压或收发器电压供电、DSP内核供电、高精度ADC/DAC的模拟供电、以及任何对噪声和瞬态响应有高要求的3A以下负载。它的低噪声特性在射频、高速采集、精密测量等领域特别有价值。如果负载电流超过3A可以考虑多颗并联。LDO并联需要做均流简单的方法是在每颗输出串一个小电阻但会牺牲一点压差和效率。更好的方法是选择本身支持并联的型号或者用均流控制器。6.2 和DC-DC的配合使用对于压差大、电流大的场景单用LDO效率太低。常见的做法是DC-DC预降压到比目标电压高0.3V到0.5V再用LDO后级稳压。这样LDO的功耗小噪声和瞬态响应又由LDO保证。选DC-DC时要注意开关频率和LDO的PSRR配合。如果DC-DC开关频率是1MHzLDO在1MHz处的PSRR如果有40dB那么DC-DC的纹波会被衰减100倍。LKP85512QF在1MHz处的PSRR大概在45dB左右配合1MHz开关频率的DC-DC输出纹波可以压到很低。6.3 国产化BOM的完整替代路径如果项目要求全国产化LKP85512QF可以替代进口的3A低噪声LDO。替代时要注意引脚定义是否兼容外围元件参数是否需要调整。一般来说只要输出电容和反馈电阻配置对了性能不会有大差异。替代验证时建议做完整的性能测试输出电压精度、负载调整率、线性调整率、瞬态响应、噪声、PSRR、热性能。特别是噪声和瞬态响应这两项是FPGA/DSP供电的核心指标不能只看数据手册。我在实际项目中用LKP85512QF替换过一款进口LDO直接pin-to-pin替换外围只调整了前馈电容值实测噪声和瞬态响应都满足要求。批量生产了几千台没有出现批量性问题。这颗芯片的稳定性还是经得起考验的。最后分享一个小技巧LDO的噪声和瞬态响应PCB布局的影响不比芯片本身小。同样的电路布局好和布局差噪声能差一倍。所以不管用什么LDO布局都要认真对待。输入输出电容尽量靠近引脚地回路要短反馈走线要远离功率走线散热焊盘要打足过孔。这些细节做到位了LKP85512QF的表现不会让你失望。
