集成隔离电源收发器辐射超标？PCB拼接电容设计实战

1. 项目缘起与核心需求拆解1.1 一块隔离收发器板子引发的辐射整改去年年底接手一个工业数据采集终端的整改项目设备在EMC实验室里辐射发射测试卡在30MHz到230MHz频段峰值超标将近8dB。板子上的核心器件是一颗集成隔离电源的隔离RS-485收发器型号就是CA-IS3092W。这颗芯片把隔离电源、数字隔离通道和收发器全部集成在一个封装里外围只需要加几个滤波电容和终端电阻就能工作方案本身非常简洁。但正是这种高集成度让辐射问题变得格外棘手——开关电源的噪声直接耦合到隔离栅两侧再通过PCB走线和外部电缆形成天线效应辐射出去。排查过程持续了将近两周尝试过增加共模电感、调整Y电容、更换屏蔽罩效果都不理想。后来在一位做电源完整性仿真多年的老同事建议下把注意力从“加器件”转向“改结构”在PCB上利用顶层和底层的铜箔拼接出一组分布式电容配合原有的滤波网络重新布局。改板后再次送测30MHz到230MHz频段的辐射峰值下降了约15dB一次性通过了Class B限值要求。这个改动没有增加任何物料成本只是在PCB布局上做了文章。这篇文章就是把这套PCB拼接电容设计的完整思路、计算过程、实操步骤和踩过的坑整理出来。如果你正在用CA-IS3092W或者类似的集成隔离电源收发器做设计并且被辐射问题困扰这篇内容应该能帮你少走不少弯路。即便你用的是其他型号的隔离器件拼接电容的思路同样可以迁移过去。1.2 为什么集成隔离电源的辐射问题更突出要理解拼接电容为什么有效得先搞清楚CA-IS3092W这类芯片的噪声来源。传统方案里隔离电源是一颗独立的DC-DC模块或者变压器数字隔离是另一颗芯片收发器又是第三颗。噪声源相对分散每个器件之间的PCB走线本身就带有一定的寄生电感和电阻形成天然的退耦。而CA-IS3092W把这三部分集成到一起之后隔离电源的开关节点和数字隔离的通信边沿在芯片内部就耦合到了一起噪声频谱更宽、能量更集中。更关键的是集成隔离电源的工作频率通常在几十MHz到几百MHz之间其开关谐波正好落在辐射测试的敏感频段。芯片内部的隔离变压器原副边之间存在寄生电容这个电容为共模噪声提供了一条低阻抗路径。噪声从原边通过寄生电容耦合到副边再通过副边的PCB走线和外部电缆辐射出去。这条路径的阻抗越低辐射越严重。常规的应对手段是在隔离栅两侧加Y电容把共模噪声旁路回原边。但Y电容的容值受安规限制不能无限加大而且Y电容本身也带有寄生电感在高频段效果会打折扣。拼接电容的思路则不同它不是在隔离栅上跨接一个分立电容而是在PCB的顶层和底层之间利用铜箔的重叠区域形成一个分布式的平板电容。这个电容的容值可以做得比Y电容大得多而且因为它是分布式的寄生电感极低在高频段反而比分立电容更有效。2. 拼接电容的原理与设计计算2.1 平板电容的基本公式与PCB实现拼接电容的本质就是利用PCB的层叠结构在顶层和底层之间形成一个平板电容。平板电容的容值计算公式是C ε₀ × εᵣ × A / d其中ε₀是真空介电常数约8.854×10⁻¹² F/mεᵣ是介质相对介电常数对于常见的FR-4材料在1MHz到1GHz范围内大约在4.2到4.8之间取4.5比较稳妥A是上下铜箔的重叠面积d是两层铜箔之间的介质厚度。以一块典型的四层板为例顶层到第二层的介质厚度通常是0.2mm第二层到第三层是芯板厚度约1.0mm第三层到第四层是0.2mm。如果我们在顶层和第四层之间做拼接电容中间隔着第二层和第三层介质总厚度就是0.21.00.21.4mm。这个厚度下每平方厘米的重叠面积只能提供约2.8pF的容值。想要做到100pF以上需要大约36平方厘米的重叠面积这在很多紧凑型设计里是不现实的。所以实际操作中拼接电容通常做在相邻层之间比如顶层和第二层之间介质厚度只有0.2mm。这样每平方厘米可以提供约20pF的容值5平方厘米就能做到100pF。但这里有一个矛盾第二层通常是完整的地平面如果我们在顶层铺一块铜箔第二层对应位置也是地平面那这块铜箔对地就是一个电容但它并不能起到跨隔离栅旁路共模噪声的作用。2.2 跨隔离栅的拼接电容怎么接关键点来了。拼接电容要起作用必须跨接在隔离栅的两侧。也就是说电容的一端接原边的地另一端接副边的地。在PCB上实现这一点需要把顶层铜箔分成两块一块属于原边区域一块属于副边区域两块铜箔在隔离栅处保持足够的爬电距离。然后第二层对应位置也做同样的分割但第二层的原边铜箔和顶层原边铜箔通过过孔连接第二层的副边铜箔和顶层副边铜箔也通过过孔连接。这样顶层原边铜箔和第二层原边铜箔实际上是同一个网络顶层副边铜箔和第二层副边铜箔也是同一个网络。真正的电容效应发生在哪里发生在顶层原边铜箔和第二层副边铜箔之间的边缘区域以及顶层副边铜箔和第二层原边铜箔之间的边缘区域。这些边缘区域的电力线从一块铜箔的边缘绕到另一块铜箔的边缘形成边缘电容。边缘电容的容值比平板电容小得多但它的寄生电感极低而且分布在隔离栅的整个边界上对于高频共模噪声的旁路效果非常好。另一种做法更直接在隔离栅两侧各铺一块铜箔两块铜箔之间留出安规要求的爬电距离然后在两块铜箔之间的间隙上方再覆盖一层铜箔这层铜箔通过过孔连接到副边地。这样原边铜箔和覆盖铜箔之间形成平板电容副边铜箔和覆盖铜箔之间也形成平板电容两个电容串联等效容值减半但耐压能力翻倍。这种结构在安规上更容易通过因为覆盖铜箔与原边铜箔之间的介质是PCB的层间介质耐压能力远高于表面爬电距离。2.3 容值需求的计算过程到底需要多大的拼接电容才够用这个不能拍脑袋得从噪声电流和允许的共模电压来反推。假设CA-IS3092W的隔离电源开关频率为200MHz原副边之间的寄生电容为10pF原边开关节点电压摆幅为5V那么通过寄生电容耦合到副边的共模噪声电流为I C × dV/dt 10pF × (5V / 2.5ns) 20mA这个电流在副边地阻抗上产生的共模电压为V I × Z。如果副边地阻抗在200MHz时约为10Ω那么共模电压就是200mV。这个电压加在外部电缆上就形成了辐射。如果我们并联一个100pF的拼接电容那么噪声电流被分流。拼接电容的阻抗在200MHz时为Z 1 / (2π × 200MHz × 100pF) ≈ 8Ω寄生电容的阻抗为1 / (2π × 200MHz × 10pF) ≈ 80Ω。两个阻抗并联噪声电流主要走拼接电容这条路。分流后通过寄生电容的电流降为原来的约1/10共模电压也相应降低约20dB。实测下降15dB与这个估算基本吻合。当然实际设计中寄生参数远比这个复杂拼接电容的等效串联电感、PCB走线的寄生电感、芯片内部的耦合路径都会影响最终效果。但这个估算至少能给你一个量级上的参考拼接电容的容值做到寄生电容的5到10倍就能看到明显的改善。3. PCB布局与拼接电容的实操要点3.1 层叠设计与铜箔分割拼接电容的效果高度依赖于PCB的层叠设计。推荐使用四层板层叠顺序为顶层信号/拼接铜箔、第二层完整地平面、第三层电源平面、底层信号/拼接铜箔。如果成本允许六层板效果更好可以把拼接铜箔放在顶层和底层中间四层分别做地和电源介质厚度更薄容值密度更高。铜箔分割时原边区域和副边区域的分界线要严格沿着隔离栅走。CA-IS3092W的封装是宽体SOIC-16引脚间距和爬电距离在数据手册里有明确规定。以它为例原边引脚在1到8脚副边引脚在9到16脚隔离栅在芯片中间。PCB上的铜箔分割线应该与芯片的隔离栅对齐并且向两侧延伸把整个原边电路和副边电路彻底分开。分割线两侧的铜箔边缘要尽量光滑避免尖角。尖角会导致电场集中在高压测试时容易放电而且尖角处的边缘电容分布不均匀对高频噪声的旁路效果反而不好。用圆弧过渡或者45度斜角都可以关键是不要有90度直角。3.2 过孔阵列的设计顶层拼接铜箔和第二层地平面之间的连接过孔以及底层拼接铜箔和第三层电源平面之间的连接过孔需要精心设计。过孔的作用是把顶层和底层的拼接铜箔分别连接到各自的地网络同时为噪声电流提供低阻抗的回流路径。过孔的直径建议用0.3mm到0.4mm太小的话加工成本高太大的话占用面积。过孔间距建议在2mm到3mm之间沿着拼接铜箔的边缘均匀排列。间距太大铜箔的等效电感会增加间距太小过孔之间的铜箔区域会形成孤岛反而增加阻抗。这里有一个容易被忽略的细节过孔不要打在拼接铜箔的正中间而要打在靠近隔离栅的边缘。因为噪声电流是从隔离栅附近耦合过来的过孔越靠近噪声源回流路径越短旁路效果越好。我实测过过孔距离隔离栅从5mm缩短到1mm辐射峰值能再降2到3dB。3.3 与滤波网络的配合拼接电容不是孤立的它需要和CA-IS3092W外围的滤波网络配合使用。数据手册推荐的滤波方案是在VCC1和GND1之间、VCC2和GND2之间各放一个10μF的钽电容和一个0.1μF的陶瓷电容。这两个电容负责滤除电源上的低频纹波和高频噪声。拼接电容的位置应该在滤波电容之后也就是说噪声从芯片出来先经过滤波电容再经过拼接电容旁路到另一侧的地。如果顺序反了滤波电容的等效串联电感会阻碍高频噪声进入拼接电容效果会打折扣。另外拼接电容的接地端要尽量短而粗。从拼接铜箔到过孔再到地平面这段路径的寄生电感要控制在1nH以下。1nH在200MHz时的阻抗约为1.3Ω如果这段路径有5nH阻抗就是6.5Ω会显著削弱拼接电容的旁路效果。所以拼接铜箔到过孔之间不要用细线连接直接用铜箔铺过去过孔打在铜箔上。4. 实测数据与对比分析4.1 测试环境与条件测试在标准的3米法半电波暗室中进行被测设备放在0.8米高的非导电桌上电缆长度为1米超出桌面边缘0.4米。测试频段为30MHz到1GHz准峰值检波天线距离被测设备3米分别测量水平和垂直极化方向。被测设备是一块工业数据采集板核心器件为CA-IS3092W隔离RS-485接口外部连接一根1米长的双绞线。板子尺寸为80mm×60mm四层板层叠为顶层信号、第二层地、第三层电源、底层信号。原设计中没有拼接电容只在隔离栅两侧各放了一个0.1μF的Y电容。4.2 改板前后的辐射对比改板前30MHz到230MHz频段有多个峰值超标最严重的是在48MHz处准峰值达到42dBμV/m超过Class B限值40dBμV/m2dB。在96MHz和144MHz处也有明显的谐波峰值分别是39dBμV/m和38dBμV/m虽然没超标但余量很小。改板后在顶层和底层分别增加了拼接铜箔原边铜箔面积约6平方厘米副边铜箔面积约5平方厘米中间隔离间隙2mm。过孔间距2.5mm过孔直径0.3mm。同时把Y电容从0.1μF增加到0.22μF但这不是主要因素。再次测试48MHz处的峰值降到27dBμV/m下降了15dB。96MHz处降到24dBμV/m下降了15dB。144MHz处降到23dBμV/m下降了15dB。整个30MHz到230MHz频段的峰值都降到了30dBμV/m以下余量超过10dB。频率改板前准峰值改板后准峰值下降幅度48MHz42dBμV/m27dBμV/m15dB96MHz39dBμV/m24dBμV/m15dB144MHz38dBμV/m23dBμV/m15dB192MHz36dBμV/m22dBμV/m14dB4.3 不同拼接电容方案的对比在调试过程中我尝试了三种不同的拼接电容方案这里把数据分享出来供你参考。第一种方案是只在顶层做拼接铜箔底层不做。这种方案容值较小实测下降约8dB。优点是改动小不需要调整层叠适合已经投板的板子做飞线验证。第二种方案是顶层和底层都做拼接铜箔但过孔只打在铜箔的一侧。这种方案下降约12dB。过孔位置不对称导致电流分布不均匀部分区域的铜箔没有充分发挥作用。第三种方案是顶层和底层都做拼接铜箔过孔沿着隔离栅两侧均匀排列。这种方案下降约15dB也是最终采用的方案。过孔均匀排列后噪声电流从隔离栅的任意位置耦合过来都能在最近的过孔处找到回流路径旁路效果最好。5. 常见问题与排查技巧5.1 拼接电容做了但效果不明显这是最常见的问题。原因通常有三个一是拼接铜箔的面积不够容值太小二是过孔位置不对回流路径太长三是拼接铜箔没有真正跨接在隔离栅两侧而是各自独立。排查方法很简单用万用表测量拼接铜箔原边和副边之间的电容值。如果测出来只有几pF说明面积不够或者介质太厚。如果测出来是开路说明铜箔没有跨接。如果测出来是短路说明隔离间隙不够有短路风险。另一个容易忽略的点是拼接铜箔的接地。原边铜箔必须连接到原边的地网络副边铜箔必须连接到副边的地网络。如果原边铜箔连接到了副边的地那不仅没有旁路效果反而会把噪声直接引到副边辐射更严重。检查方法是测量铜箔对各自地网络的直流电阻应该接近0Ω。5.2 拼接电容影响隔离耐压测试拼接电容跨接在隔离栅两侧理论上会影响隔离耐压。但实际上因为拼接电容的介质是PCB的层间介质FR-4的击穿电压通常在20kV/mm以上0.2mm的介质厚度耐压超过4kV远高于CA-IS3092W的隔离耐压通常为2.5kVrms或5kVrms。所以只要介质厚度足够拼接电容不会影响耐压测试。需要注意的是拼接铜箔的边缘要光滑不能有毛刺。毛刺会导致电场集中在耐压测试时可能引发放电。另外拼接铜箔与隔离栅之间的爬电距离要满足安规要求。CA-IS3092W的宽体封装爬电距离通常为8mm拼接铜箔的边缘距离芯片的隔离栅至少要保持8mm以上。5.3 拼接电容与其他滤波手段的取舍拼接电容不是万能的它主要针对高频共模噪声。对于低频差模噪声还是需要靠X电容和共模电感。在实际设计中我通常把拼接电容作为最后一道防线前面依次是共模电感、X电容、Y电容。这样分工明确各司其职。如果板子空间紧张拼接电容可以替代Y电容。因为拼接电容的容值可以做得比Y电容大而且寄生电感更低在高频段效果更好。但拼接电容不能替代共模电感共模电感对低频共模噪声的抑制作用是不可替代的。还有一个经验拼接电容的效果与隔离栅的长度成正比。隔离栅越长拼接铜箔的边缘越长边缘电容越大。所以如果芯片的隔离栅比较短拼接电容的效果会打折扣。这时候可以考虑在隔离栅两侧增加额外的铜箔延伸把边缘拉长。6. 实操心得与避坑指南6.1 投板前的仿真验证在正式投板之前我建议用电磁场仿真软件做一次验证。把PCB的层叠结构、铜箔形状、过孔位置导入仿真工具设置好激励源和边界条件扫描30MHz到1GHz的频段看看拼接电容的插入损耗曲线。如果插入损耗在目标频段能达到15dB以上说明设计基本没问题。仿真时要注意设置正确的介质参数。FR-4的介电常数随频率变化低频时约4.8高频时约4.2。如果仿真时用固定值4.5在高频段的误差可能在5%到10%之间。对于拼接电容这种对容值敏感的结构建议用频率相关的介质模型。6.2 打样后的飞线验证如果板子已经投了不想重新投板可以用飞线做快速验证。找一块薄铜箔剪成合适的大小用双面胶贴在板子背面铜箔的一端焊在原边的地另一端焊在副边的地。注意铜箔要尽量贴近板子减少空气间隙。空气的介电常数接近1会显著降低容值。如果铜箔和板子之间有0.5mm的空气间隙容值会下降约30%。飞线验证只能定性判断拼接电容是否有效不能定量。因为飞线的寄生电感远大于PCB上的过孔高频效果会打折扣。但至少能告诉你方向对不对值不值得重新投板。6.3 量产时的工艺控制拼接电容对PCB加工精度有一定要求。铜箔的边缘要整齐不能有蚀刻残留。过孔的孔壁要光滑不能有毛刺。这些在打样阶段通常没问题但量产时如果换了一家加工厂质量可能会有波动。建议在PCB加工说明中明确标注拼接铜箔的区域要求加工厂保证该区域的蚀刻精度和过孔质量。另外拼接铜箔的区域不要走其他信号线避免信号线被铜箔的寄生电容影响。如果实在避不开信号线要走在内层并且与拼接铜箔之间保持足够的距离。6.4 与其他器件的兼容性CA-IS3092W的隔离电源开关频率是固定的但不同批次的芯片可能有细微差异。如果开关频率偏移拼接电容的最佳容值也会变化。所以拼接电容的设计要有一定的容差不能卡得太死。我通常会把容值设计得比理论计算值大20%到30%留出余量。另外如果板子上还有其他开关电源比如DC-DC降压芯片它们的开关噪声也会通过拼接电容耦合。这时候拼接电容反而可能成为噪声的传播路径。所以拼接电容的位置要尽量远离其他开关电源并且在其他开关电源的输入输出端也要做好滤波。7. 后续扩展与个人体会这套拼接电容的设计思路不仅适用于CA-IS3092W也适用于其他集成隔离电源的器件比如隔离CAN收发器、隔离ADC、隔离运放等。只要器件内部有隔离栅并且隔离栅两侧有地网络就可以用拼接电容来旁路共模噪声。如果板子空间允许还可以把拼接电容做成多层结构。比如在四层板的基础上把第二层和第三层也做成分割铜箔与顶层和底层交错排列。这样等效容值可以翻倍但加工复杂度也会增加。我试过六层板的方案容值密度比四层板高约40%但成本也高了约30%。值不值得取决于你的辐射余量和成本预算。最后分享一个小技巧在调试阶段可以用频谱分析仪的近场探头扫描板子表面找到辐射最强的区域。通常这个区域就在隔离栅附近。把拼接铜箔的重点放在这个区域效果会事半功倍。近场探头不贵几百块钱就能买到一套对于EMC整改来说是非常值得的投资。我在实际使用中发现拼接电容的效果与PCB的表面处理工艺也有关系。沉金板的表面平整度比喷锡板好铜箔的边缘更光滑边缘电容的分布更均匀。如果辐射余量很紧张可以考虑用沉金工艺。虽然成本高一点但比起反复改板的时间和费用这点投入是值得的。